تحقیق جمع کننده های SET

دسته بندی: مهندسی» مهندسی برق و الکترونیک

فرمت فایل دانلودی: rar

فرمت فایل اصلی: doc

تعداد صفحات: 36

در این قسمت چند جمع کننده SET ارائه می گردد و این جمع کننده ها از نظر فاکتورهایی چون تاخیر و توان مصرفی با یکدیگر مقایسه خواهند شد. در نهایت یک جمع کننده دیگر که با استفاده از SET خازنی طراحی شده نیز ارائه خواهد شد. تکنولوژی SET را می توان با استفاده از در مزیت بارز آن یعنی خاصیت فشرده سازی فوق الع …

در این قسمت چند جمع کننده SET ارائه می گردد و این جمع کننده ها از نظر فاکتورهایی چون تاخیر و توان مصرفی با یکدیگر مقایسه خواهند شد. در نهایت یک جمع کننده دیگر که با استفاده از SET خازنی طراحی شده نیز ارائه خواهد شد.

تکنولوژی SET را می توان با استفاده از در مزیت بارز آن یعنی خاصیت فشرده سازی فوق العاده زیاد آن و توان مصرفی بسیار کم از دیگر تکنولوژی ها متمایز کرد. یکی از مواردی که در مطالعات مربوط به SET مورد توجه می باشد طراحی جمع کننده های SET می باشد که در نهایت طراحی های متفاوتی برای جمع کننده ها پیشنهاد می شود. این تفاوتها از نظر چگونگی عملکرد تعداد عناصر پایه می باشند.

در سال Iwamura, 1996 یک جمع کننده SET را با استفاده از تابع اکثریت معرفی کرد. این تابع اکثریت براساس معکوس کننده SET که توسط Tucker پیشنهاد شده است عمل می کند. جمع کننده مذکور شامل سه گیت اکثریت دو معکوس کننده می باشد شکل (1-a) رقم نقلی C0 توسط یکی از گیتهای اکثریت و یکی از معکوس کننده ها تولید می شود. حاصل جمع S نیز از ترکیب بقیه گیتها حاصل می شود. گیت اکثریت شامل یک آرایه از خازنهای ورودی است و به دنبال آن یک معکوس کننده برای آستانه سازی.

بعداً این ساختار توسط oya با استفاده از SEB به جای معکوس کننده پیشنهاد شد که با سه سیگنال کنترلی Q1,Q2,Q3 عمل می کرد. هسته اصلی این طراحی شامل سه گیت اکثریت می باشد و چهار گیت دیگر به عنوان تاخیرکننده یا بازهای fan-out عمل می کنند. با استفاده از این طرح تعداد اتصالات Tonneling و تعداد خازنها کم خواهد شد. در شکل (1-b) یک گیت اکثریت سه ورودی بر مبنای SEB در اتصالی ساخته شده است.

برای استفاده از این ابزار به عنوان یک گیت اکثریت، Q یک پالس ساعت پله ای خواهد بود که در ابتدا یک ولتاژ تحریک (60mv) را اعمال خواهد کرد و بعد از آن یک ولتاژ نگهدارنده (40mv) را اعمال می کند. از یک ساعت سه فاز نیز برای کنترل جهت انتشار سیگنال استفاده می شود. در این طراحی تا قید رقم نقلی I/3 یک دوره ساعت و تاخیر حاصل جمع یک دوره ساعت خواهد بود.

طرح بعدی براساس منطق ترانزیستورهای گذار است (1-C). این سیستم شامل در زیر سیستم است که هر کدام شامل یک گیت XOR دو ورودی است که با SET ساخته شده است. SET زمانی روشن است که یکی از ورودیها high باشد و خاموش است اگر هر دو ورودی high یا low باشد. مدار سمت چپ پیاده سازی که (a+b). ci است و مدار سمت راست (a+b) ’. ci است و نتیجه در نهایت a+b+c خواهد بود. در این مدار، تولید رقم نقلی پیچیده تر از دو مدار قبلی است.

طراحی تمام جمع کننده (Full Adder) با استفاده از تکنیک Majority

Full Adder یکی از اساسی ترین و کاربردی ترین مدارها در طراحی سیستمهای دیجیتال محسوب میشود و با تکنیکها و توپولوژی های مختلفی این مدار طراحی میشود

دسته: فنی و مهندسی

بازدید: 6 بار

فرمت فایل: zip

حجم فایل: 1529 کیلوبایت

تعداد صفحات فایل: 12

Full Adder یکی از اساسی ترین و کاربردی ترین مدارها در طراحی سیستمهای دیجیتال محسوب میشود و با تکنیکها و توپولوژی های مختلفی این مدار طراحی میشود.

چند روش متداول برای طراحی Full Adder:

1- طراحی به روش CMOS مکمل

2-طراحی به روش ratioed

3-طراحی با ترانزیستور عبوری

4-طراحی با روش Majority

5- …

ما در این گزارش به بررسی روش Majority میپردازیم.

تحقیق جمع کننده های SET

در این قسمت چند جمع کننده SET ارائه می گردد و این جمع کننده ها از نظر فاکتورهایی چون تاخیر و توان مصرفی با یکدیگر مقایسه خواهند شد در نهایت یک جمع کننده دیگر که با استفاده از SET خازنی طراحی شده نیز ارائه خواهد شد تکنولوژی SET را می توان با استفاده از در مزیت بارز آن یعنی خاصیت فشرده سازی فوق الع

دسته: برق

بازدید: 5 بار

فرمت فایل: doc

حجم فایل: 42 کیلوبایت

تعداد صفحات فایل: 36

در این قسمت چند جمع کننده SET ارائه می گردد و این جمع کننده ها از نظر فاکتورهایی چون تاخیر و توان مصرفی با یکدیگر مقایسه خواهند شد. در نهایت یک جمع کننده دیگر که با استفاده از SET خازنی طراحی شده نیز ارائه خواهد شد.

تکنولوژی SET را می توان با استفاده از در مزیت بارز آن یعنی خاصیت فشرده سازی فوق العاده زیاد آن و توان مصرفی بسیار کم از دیگر تکنولوژی ها متمایز کرد. یکی از مواردی که در مطالعات مربوط به SET مورد توجه می باشد طراحی جمع کننده های SET می باشد که در نهایت طراحی های متفاوتی برای جمع کننده ها پیشنهاد می شود. این تفاوتها از نظر چگونگی عملکرد تعداد عناصر پایه می باشند.

در سال Iwamura, 1996 یک جمع کننده SET را با استفاده از تابع اکثریت معرفی کرد. این تابع اکثریت براساس معکوس کننده SET که توسط Tucker پیشنهاد شده است عمل می کند. جمع کننده مذکور شامل سه گیت اکثریت دو معکوس کننده می باشد شکل (1-a) رقم نقلی C0 توسط یکی از گیتهای اکثریت و یکی از معکوس کننده ها تولید می شود. حاصل جمع S نیز از ترکیب بقیه گیتها حاصل می شود. گیت اکثریت شامل یک آرایه از خازنهای ورودی است و به دنبال آن یک معکوس کننده برای آستانه سازی.

بعداً این ساختار توسط oya با استفاده از SEB به جای معکوس کننده پیشنهاد شد که با سه سیگنال کنترلی Q1,Q2,Q3 عمل می کرد. هسته اصلی این طراحی شامل سه گیت اکثریت می باشد و چهار گیت دیگر به عنوان تاخیرکننده یا بازهای fan-out عمل می کنند. با استفاده از این طرح تعداد اتصالات Tonneling و تعداد خازنها کم خواهد شد. در شکل (1-b) یک گیت اکثریت سه ورودی بر مبنای SEB در اتصالی ساخته شده است.

برای استفاده از این ابزار به عنوان یک گیت اکثریت، Q یک پالس ساعت پله ای خواهد بود که در ابتدا یک ولتاژ تحریک (60mv) را اعمال خواهد کرد و بعد از آن یک ولتاژ نگهدارنده (40mv) را اعمال می کند. از یک ساعت سه فاز نیز برای کنترل جهت انتشار سیگنال استفاده می شود. در این طراحی تا قید رقم نقلی I/3 یک دوره ساعت و تاخیر حاصل جمع یک دوره ساعت خواهد بود.

طرح بعدی براساس منطق ترانزیستورهای گذار است (1-C). این سیستم شامل در زیر سیستم است که هر کدام شامل یک گیت XOR دو ورودی است که با SET ساخته شده است. SET زمانی روشن است که یکی از ورودیها high باشد و خاموش است اگر هر دو ورودی high یا low باشد. مدار سمت چپ پیاده سازی که (a+b). ci است و مدار سمت راست (a+b) ’. ci است و نتیجه در نهایت a+b+c خواهد بود. در این مدار، تولید رقم نقلی پیچیده تر از دو مدار قبلی است.

طراحی تمام جمع کننده (Full Adder) با استفاده از تکنیک Majority

Full Adder یکی از اساسی ترین و کاربردی ترین مدارها در طراحی سیستمهای دیجیتال محسوب میشود و با تکنیکها و توپولوژی های مختلفی این مدار طراحی میشود

دسته: فنی و مهندسی

بازدید: 6 بار

فرمت فایل: zip

حجم فایل: 1529 کیلوبایت

تعداد صفحات فایل: 12

Full Adder یکی از اساسی ترین و کاربردی ترین مدارها در طراحی سیستمهای دیجیتال محسوب میشود و با تکنیکها و توپولوژی های مختلفی این مدار طراحی میشود.

چند روش متداول برای طراحی Full Adder:

1- طراحی به روش CMOS مکمل

2-طراحی به روش ratioed

3-طراحی با ترانزیستور عبوری

4-طراحی با روش Majority

5- …

ما در این گزارش به بررسی روش Majority میپردازیم.